PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-184435

(43)Date of publication of application: 12.08.1991

(51)Int.CI.

H04J 3/04

(21)Application number : 01-323109

202100

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing:

13.12.1989

(72)Inventor: MATSUSHITA KIWAMU


ICHIBAGASE HIROSHI

(54) MULTIPLEXING CIRCUIT

(57) Abstract:

PURPOSE: To realize a stable multiplexing operation with simple configuration suitable for the making of a circuit into an LSI by monitoring phase difference between a clock signal for parallel data and a latch signal in an input latch circuit, and adjusting the phase of the latch signal so as not to generate set—up and a hold error.

CONSTITUTION: A phase adjusting range setting circuit 9 generates the setting pulse of a latch prohibiting area equivalent to the presence range of the change point of a parallel data signal from the clock signal for parallel data, and outputs it to a phase adjusting pulse generation circuit 10. The phase adjusting pulse generation circuit 10 outputs a timing phase adjusting pulse to a timing circuit 2 when the latch signal exists within the range of latch prohibiting area. When the timing phase adjusting pulse is inputted, the timing circuit 2 shifts the phase of the latch signal so as to set a latch timing held by the latch signal outside the latch prohibiting area by resetting a counter which generates the latch signal and a multiplexing signal, etc.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

BEST AVAILABLE COPY

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

⑩ 公 開 特 許 公 報 (A) 平3-184435

®Int. Cl. ⁵

識別記号

庁内整理番号

43公開 平成3年(1991)8月12日

H 04 J 3/04

Z 7925-5K

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称 多重化回路

②特 願 平1-323109

②出 願 平1(1989)12月13日

@発明者 松下

究 神奈川県鎌倉市大

神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社通

信システム研究所内

②発明者 一番ケ瀬 広

神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社通

信システム研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 田澤 博昭

外2名

明 短 割

1. 発明の名称

多重化团路

2. 特許請求の範囲

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、並列データ信号を時分割多重化して直列データ信号に変換する多重化回路に関する。 ものである。

〔従来の技術〕

第4図は、例えば電子情報通信学会技術研究報 告 I C D 8 8 - 6 0 (1988年7月19日) P. 7 3 ~P. 79に掲載された「 2.4 Gbit/s 伝送用E GLコンパチブルMUX/DMUX-IC」に示 された従来の多重化回路の一例であり、図におい て、1はnチャネルの入力直列データ信号をそれ ぞれラッチする入力ラッチ回路、20は入力ラッ チ囲路Iにラッチ信号を与えるタイミング回路、 3 は多重化論理回路 4 及び波形整形回路 5 とから 構成される並直列変換回路、6,7は出力バッフ ァ、21~2nは多重化されるnチャネル分の入 力直列データ信号(以下、まとめて並列データ信 号という。)の入力端子、31は多重化後の直列 データ信号の出力端子、32は並列データ信号の ピットレートのπ倍の周波数を有する基準クロッ ク信号の入力端子、33は波形整形図路5に与え

られる、並列データ信号のピットレートのn倍の 周波数を有するリクロック信号の入力端子、34 は基準クロック信号が1に分周された分周クロッ ク信号の出力端子である。

ここで、並列データ信号の入力ラッチ回路 1 への入力タイミングは、タイミング回路 2 0 におい

なされたもので、基準クロック信号が高速で、電源電圧変化、温度変化、素子自体のばらつき等に起因した処理遅延、配線遅延のばらつきが相対的に大きくなる場合にも、並列データ信号とラッチ信号との間に常に所定のタイミング条件が確保でき、安定な多重化動作を実現できる多重化回路を得ることを目的とする。

(課題を解決するための手段)

 てラッチ信号に対して所定の位相関係で生成されるピットレート「。の分周クロック信号を基準にして、セットアップ、ホールドエラーを起こさないような位相条件に設定される。また、リクロック信号は基準クロック信号を並直列変換回路3等の処理時間相当分だけ遅延させたものが用いられる。

(発明が解決しようとする課題)

従来の多重化回路は以上のように構成されているので、並列データ信号の入力ラッチ回路1个の入力タイミングを、多重化後の直列データ信号の人力タイミングを、多重化後の直導クロックに号いり生成されたラッチ信号に対して、セットを起こさないような指型では、立て、選定であった。従来ではいると、電源電圧変化、温度変化、混びいるというによりにはいるという課題があった。

この発明は上記のような課題を解消するために

イミング位相調整回路とを備えたものである。

(作用)

この発明におけるタイミング回路は、タイミング位相調整回路が出力したタイミング位相調整信号を入力して、ラッチ信号の並列データ信号ラッチタイミングが並列データ信号の変化点の存在領域から外れるように、ラッチ信号の位相調整を行う。

〔発明の実施例〕

また、第2図は第1図に示したタイミング位相 調整回路8およびタイミング回路2の詳細例を示 す構成図であり、11a~11mはDフリップフ ロップ、12はノアゲート、13は分周クロック 信号、多重化信号およびラッチ信号を生成する低 速パルス生成回路、14a~14dはDフリップ フロップ、15はインバータ、16はアンドゲー トである。

次に動作について説明する。入力ラッチ回路 1 および多重化論理回路 4 の動作は、従来例である第 4 図に示したものと全く同一であるから、説明を省略する。

まず、第1回において、並列データ信号は、あらかじめ基準クロック信号を任意の位相で分間して生成された並列データ用クロック信号により一定の位相に揃えられた後入力されるものとする。並列データ用クロック信号は、位相調整範囲設定回路9と位相調整がルス生成回路10とから構成されるタイミング位相調整回路8に入力される。位相調整範囲設定回路9は、並列データ用クロッ

タと、このリングカウンタの出力から分周クロッ ク信号、多類化信号、ラッチ信号等の低速パルス を生成する低速パルス生成回路13とから構成さ れており、入力される基準クロック信号から各低 速パルスを生成する。一方、タイミング位相調整 回路 8 は、 B フリップフロップ 1 4 a ~ 1 4 c 、 インパータ15、およびアンドゲート16からな る位相調整範囲設定回路9と、Dフリップフロッ プ17からなる位相調整パルス生成回路 10 とか ら構成される。位相顕整範囲設定回路 9 は、入力 される並列データ用クロック信号を2分し、片方 をインバータ15で反転し、さらに並列データ信 号の変化点の存在範囲に相当する所定の遅延時間 分だけ縦続接続されたDフリップフロップ14a ~14 c で遅延させた後、他の一方とアンドゲー ト16で両者の論理積をとることによりラッチ禁 止領域の設定パルスを生成し、位相調整パルス生 成回路10に出力する。位相調整パルス生成回路 10は、設定パルスをDフリップフロップ17で 入力ラッチ回路1に供給されるラッチ信号により

ク信号から、並列データ信号の変化点の存在範囲に相当するラッチ禁止領域の設定パルスを生成し、位相調整パルス生成回路10に出力する。位相調整 は、ラッチ信号がラッチ禁止領域の範囲内にある場合にタイミング位相調整 パルスをタイミング回路2に出力する。タイミングで回路2は、タイミング位相調整パルスが入力されると、ラッチ信号および多重化信号を生成する カウンタをリセットするなどして、ラッチ信号が有するラッチタイミングがラッチ禁止領域外となるようにラッチ信号の位相をシフトする。

次に、第2図および第2図に示したものの動作を示したタイミング図である第3図により、第1 図中のタイミング位相調整回路8およびタイミング回路2の詳細な動作を説明する。ここで、タイミング回路2は、多重化する並列データ信号の数 n より1少ない数だけ縦続接続されたDフリップフロップ11a~11mのそれぞれの出力を、ノアゲート12を介してDフリップフロップ11aの入力に帰還する構成の、いわゆるリングカウン

ラッチすることにより得られるタイミング位相調整パルスをタイミング回路 2 に出力する。タイミング位相調整パルスは、リングカウンタを構成しているDフリップフロップ 1 1 a ~ 1 1 m の内、最終段から数えて、上記位相調整範囲設定回路 9のDフリップフロップ 1 4 a ~ 1 4 c の段数よりも1~2 段多い段数だけをリセットし、ラッチ信号等の低速パルスの位相をシフトさせる。

第3図は、第2図において多選化する並列データ信号数nを8とした場合の動作を示すタイミ図である。多重化数が8であるから、第2図中のリングカウンタのDフリップフロップ11a~11mの縦続号の変化点の存在範囲であると、が立場の立上がりに対して考えるとで、カクロック信号の立上がりに対して考える。これタクロット分である場合についてプラックは4cの縦続段数は2、上記リングカウェックは2となる。ここで、ラッチ信号の立上がり時

点においてアンドゲート16の出力がハイの場合 には、Dフリップフロップ17の出力であるタイ ミング位相調整パルスもハイとなるので、リング カウンタの最終段から3段目までのDフリップフ ロップ11c~11mがリセットされ、その結果 として、ラッチ信号が3ビット分シフトする。す ると、今度はタイミング位相調整パルスはローと なり、リセットモードが自動的に解除される。以 上の一連の動作により、ラッチ信号が並列データ 信号の変化点の存在範囲に相当するラッチ禁止領 域の範囲内にある場合にも、ラッチ信号が有する ラッチタイミングが自動的にラッチ禁止領域外と なるように、ラッチ信号の位相がシフトされるの で、基準クロック信号が高速で、電源電圧変化、 温度変化、素子自体のばらつき等に起因した処理 遅延、配線遅延のばらつきが相対的に大きくなる 場合にも、並列データ信号とラッチ信号との間に 常にセットアップ、ホールドエラーを起こさない ようなタイミング条件が確保でき、安定な多重化 動作が実現できる。

との間に常に所定のタイミング条件が確保でき、 安定な多重化動作をLSI化に適した簡単な構成 で実現できる効果がる。

4. 図面の簡単な説明

第1図はこの発明の一実施例による多重化国路を示す構成図、第2図は第1図に示したタイミング位相調整回路およびタイミング回路の詳細例を示す構成図、第3図はこの発明の一実施例による多重化回路の動作の一例を示すタイミング図、第4図は従来の多重化回路を示す構成図である。

図において、1は入力ラッチ回路、2はタイミング回路、3は並直列変換回路、4は多重化論理回路、5は波形整形回路、8はタイミング位相調整回路、9は位相調整範囲設定回路、10は位相調整パルス生成回路、13は低速パルス生成回路である。

なお、図中、同一符号は同一、又は相当部分を 示す。


> 特許出願人 三菱電機株式会社 代理人 弁理士 田 澤 博 昭 (外2名)




なお、上記実施例では並直列変換回路を多重化 論理回路と被形整形回路の組み合わせとしたが、 並列入力-直列出力型のシフトレジスタを用いて もよい。また、タイミング回路から位相調整パル ス生成回路に供給する信号を入力ラッチ回路に供 給するラッチ信号と同一の信号としたが、その前 後のタイミングで発生する別の信号を用いてもよい。

〔発明の効果〕

以上のように、この発明によれば、並列データ 信号に対して所定の位相関係で入力される並列データ ータ用クロック信号と、入力ラッチ回路における ラッチ信号との位相差を監視し、並列データ がその変化点においてラッチされることによりの とするセットアップ、ホールドエラーを起こうに はするに、ラッチ信号の位相を調整するようには はたので、基準クロック信号が高速で、電電 に変化、温度変化、変子自体のばらつき等には した処理遅延、配線遅延のばらつきが相対的に きくなる場合にも、並列データ信号とラッチ信号





第 3 図

